Un transistor moderne se mesure en nanomètres. Un qubit supraconducteur de type transmon, lui, peut encore occuper une fraction de millimètre carré. La jonction Josephson qui lui donne son comportement non linéaire n'est pourtant pas énorme : une bonne partie de cette surface appartient au condensateur qui la shunte.
La raison tient à un compromis étrange. Pour conserver longtemps l'information quantique, il faut éviter que le champ électrique du condensateur traverse des matériaux trop dissipatifs. Les transmons classiques étalent donc de grandes électrodes sur le même plan et utilisent surtout le silicium très pur et le vide comme diélectrique. On gagne en faibles pertes, mais on paie en surface et en champ électrique qui déborde autour du qubit.12
En 2022, une équipe du MIT a montré une autre voie : replacer un vrai isolant entre deux plaques, mais choisir un isolant presque sans défauts, le nitrure de bore hexagonal, ou hBN. Le résultat réduisait l'empreinte du qubit d'environ deux ordres de grandeur tout en atteignant jusqu'à 25 microsecondes de cohérence.1
Le résultat reste intéressant quatre ans plus tard parce qu'il montre où se cache une partie du problème d'échelle : miniaturiser un qubit ne consiste pas seulement à dessiner une jonction plus petite. Il faut aussi trouver où stocker son champ électrique sans transformer le nouveau matériau en source de pertes.
Le condensateur géant
Un transmon associe une jonction Josephson à une capacité suffisamment grande pour rendre le circuit moins sensible au bruit de charge. Sur les architectures coplanaires courantes, les deux électrodes de cette capacité sont côte à côte sur la puce. Le champ électrique se répartit dans le substrat et l'espace au-dessus.1
Cette géométrie évite de forcer une grande fraction du champ à travers un film diélectrique amorphe rempli de défauts microscopiques. MIT rappelle que des isolants courants comme les oxydes ou nitrures de silicium peuvent présenter des facteurs de qualité de seulement quelques centaines à un millier dans ce régime, insuffisants pour un qubit cohérent.2
Le prix est géométrique. Dans l'exemple décrit par IEEE et MIT, les plaques coplanaires doivent atteindre typiquement l'ordre de 100 × 100 µm pour fournir la capacité souhaitée. Elles deviennent donc une partie dominante de l'empreinte du qubit, et leurs champs ouverts peuvent aussi coupler involontairement des voisins.12
Refaire le sandwich
Un condensateur parallèle classique est presque trivial : métal, isolant, métal. À capacité égale, rapprocher les plaques et utiliser un diélectrique permet de réduire fortement leur surface. La difficulté quantique est que le diélectrique se trouve alors exactement là où le champ électrique est le plus fort.
L'équipe MIT a choisi du hBN, un cristal lamellaire de la famille des matériaux de van der Waals. Ses couches peuvent être préparées très minces puis empilées. Dans le dispositif publié, le hBN est pris entre deux électrodes supraconductrices en NbSe₂, elles-mêmes intégrées au circuit en aluminium contenant la jonction Josephson.1
Les mesures de résonateurs ont borné la tangente de perte micro-onde du hBN dans le régime étudié au milieu des 10⁻⁶. Les transmons construits avec ces condensateurs parallèles ont atteint des temps de cohérence jusqu'à 25 µs, compatibles avec les pertes mesurées du matériau.1
Surtout, le papier rapporte une réduction d'environ 100× de la taille caractéristique du qubit par rapport aux transmons coplanaires tout aluminium fabriqués pour la comparaison.1
Le champ reste dedans
Le confinement apporte un second bénéfice. MIT indique qu'environ 90 % du champ électrique du condensateur hBN reste dans la structure empilée.2 Avec des plaques coplanaires, une part plus importante du champ se propage autour du qubit et peut créer un couplage capacitif parasite avec ses voisins.
Réduire ce débordement ne résout évidemment pas tout le crosstalk d'un processeur quantique : lignes de contrôle, résonateurs de lecture, coupleurs et modes du boîtier peuvent eux aussi faire communiquer deux qubits. Mais le condensateur cesse d'être une antenne électrostatique aussi étendue.
C'est un gain intéressant pour la densité parce qu'il évite l'un des paradoxes classiques du scaling : rapprocher les qubits pour gagner de la place peut augmenter les interactions que l'architecture ne voulait pas.
Fabriquer sous argon
La réduction de surface déplace immédiatement la difficulté vers la fabrication. Le NbSe₂ utilisé pour les électrodes s'oxyde en quelques secondes lorsqu'il est exposé à l'air. L'équipe devait donc préparer et empiler les couches dans une glove box remplie d'argon.2
Les chercheurs manipulaient les feuillets sous microscope, les récupéraient avec un polymère adhésif, formaient l'empilement, le transféraient sur le circuit puis éliminaient le polymère.2 Ce procédé est très éloigné d'une ligne CMOS qui répète le même dépôt et la même lithographie sur un wafer entier.
Joel Wang identifiait d'ailleurs le passage à l'échelle comme le prochain obstacle : croissance de hBN et de supraconducteurs 2D sur wafer, puis empilement de ces films à grande surface.2 Une cellule expérimentale compacte n'est donc pas encore une recette de fabrication pour un million de qubits.
C'est le premier compromis déplacé par la miniaturisation : la géométrie devient plus élégante, mais la chaîne de procédé devient plus exotique.
Une autre voie
Le besoin de condensateurs compacts n'a pas disparu après ce travail. En 2025, une équipe a publié une architecture différente à base de fins de silicium monocristallin métallisées en aluminium. Les ailettes font moins de 300 nm de large pour environ 3 µm de haut et servent de condensateurs parallèles verticaux.3
Les transmons démontrés occupaient environ 0,01 mm², contre des empreintes courantes de 0,2 à 0,5 mm² citées par les auteurs pour des designs optimisés en cohérence. Les dispositifs ont atteint des T1 supérieurs à 25 µs, tandis que les résonateurs utilisant ces condensateurs dépassaient un facteur de qualité interne de 500 000 à faible puissance.3
Ce n'est pas une victoire du silicium sur le hBN. Les procédés, géométries et métriques ne sont pas directement interchangeables. Ce qui importe est que plusieurs équipes reviennent à la même question de fabrication : comment créer beaucoup de capacité dans peu de surface sans concentrer l'énergie dans un matériau ou une interface qui la dissipera ?
L'interface répond
Un travail publié fin 2025 ajoute une complication particulièrement parlante. Des chercheurs ont observé expérimentalement une piézoélectricité d'interface à la jonction aluminium-silicium, même si le silicium massif n'est pas piézoélectrique.4
Leur modèle estime que cette conversion électromécanique peut devenir un canal de perte pour des qubits supraconducteurs. Dans leurs simulations à 4,5 GHz, une géométrie coplanaire et une géométrie parallèle de 125 fF présentent des limites de qualité très différentes, la version parallèle étant beaucoup plus sensible dans le modèle étudié à cause de sa participation d'interface.4
Il serait faux d'appliquer directement ce résultat au condensateur NbSe₂–hBN–NbSe₂ du MIT : ce ne sont ni les mêmes matériaux ni les mêmes interfaces. Mais la leçon de conception est générale. Concentrer le champ pour économiser de la surface augmente l'importance de ce qui se passe exactement aux frontières des matériaux.
La miniaturisation n'enlève donc pas les pertes. Elle les rend plus localisées, et parfois plus faciles à attribuer.
Le vrai scaling
Les qubits supraconducteurs ne vont pas suivre la loi de Moore en répétant le même transistor plus petit. Leur taille dépend d'un circuit électromagnétique entier : jonction, capacité, couplage, lecture, contrôle et boîtier doivent conserver des propriétés quantiques pendant que la densité augmente.
Le hBN montre une stratégie radicale mais conceptuellement simple : reprendre le condensateur parallèle que l'électronique connaît depuis toujours, puis trouver un diélectrique assez propre pour qu'il fonctionne avec un seul photon à quelques gigahertz et quelques millikelvins.
Le gain est spectaculaire sur la surface. Le reste du problème se déplace vers la croissance du matériau, les transferts, l'oxydation, les interfaces et la reproductibilité à l'échelle du wafer.
C'est probablement la bonne façon de lire ces « qubits 100× plus petits ». Le chiffre ne raconte pas qu'un ordinateur quantique vient de rétrécir cent fois. Il montre plutôt qu'une partie de l'encombrement n'était pas une fatalité physique : c'était le prix payé pour tenir le champ électrique loin des mauvais matériaux.